این سایت در حال حاضر پشتیبانی نمی شود و امکان دارد داده های نشریات بروز نباشند
محاسبات نرم، جلد ۷، شماره ۲، صفحات ۲۴-۳۵
عنوان فارسی طراحی و بهینه‌سازی بلوک ورودی-خروجی دیجیتال با ترانزیستورهای نانونوار گرافنی
چکیده فارسی مقاله در صنعت الکترونیک، کوچک‌تر و بهینه‌ شدن افزاره‌ها هدف نهایی است؛ اما طبق پیش‌بینی‌های ITRS، سیلیکون به‌عنوان ماده اصلی افزاره‌های نیمه‌رسانای امروزی، به‌دلیل محدودیت‌های فیزیکی به انتهای راه خود نزدیک شده‌ است. به همین دلیل، محققان به دنبال مواد جدید برای جایگزینی سیلیکون هستند. تا به امروز، کربن و آرایش اتمی خاص آن گرافن به‌عنوان قوی‌‌ترین جایگزین مطرح بوده ‌است. از بین اجزای مداری، بلوک ورودی-خروجی نیز به‌عنوان جزء جدایی‌ناپذیر سیستم‌های الکترونیکی، نیاز به طراحی مجدد و بهینه‌ شدن دارد. در این مقاله، هدف امکان‌سنجی و طراحی بلوک ورودی-خروجی با استفاده از ترانزیستورهای اثرمیدانی گرافنی است. با استفاده از این ترانزیستورها هریک از اجزای تشکیل‌دهنده، طراحی و با نرم‌افزار HSPICE شبیه‌سازی و تحلیل ‌شده است. سپس این اجزا در کنار هم قرار گرفته و یک بلوک ورودی-خروجی کامل مبتنی بر گرافن پیاده‌سازی شده است. بلوک ورودی-خروجی گرافنی با مشابه سیلیکونی مقایسه شده و نشان داده شده که تأخیر بلوک گرافنی حتی با ناهمواری لبه 10%، برابر 94/299 پیکوثانیه است که 32% از نمونه سیلیکونی سریع‌تر است.
کلیدواژه‌های فارسی مقاله گرافن، بلوک ورودی-خروجی، نانونوار گرافن، ترانزیستور گرافنی، فراسیلیکون، بافر خروجی،
عنوان انگلیسی Design and Optimization of Input-Output Block using Graphene Nano-ribbon Transistors
چکیده انگلیسی مقاله In the electronics industry, scaling and optimization is final goal. But, according to ITRS predictions, silicon as basic material for semiconductors, is facing physical limitation and approaching the end of the path. Therefore, researchers are looking for the silicon replacement. Until now, carbon and its allotrope, graphene, look to be viable candidates. Among different circuits, IO block is a needed ingredient for electronic systems and needs to be re-designed and optimized. In this paper, goal is feasibility analysis and design of IO blocks using graphene field effect transistors. Using these transistors, each ingredient is designed, simulated and analyzed using the HSPICE tool. Then, these ingredients are combined together and the graphene-based IO block is implemented. Similar to graphene IO, silicon- based IO block is also designed and results are compared. It indicated that propagation delay is 299.9ps with 10% edge roughness, which is 32% faster compared to silicon counterpart.
کلیدواژه‌های انگلیسی مقاله گرافن, بلوک ورودی-خروجی, نانونوار گرافن, ترانزیستور گرافنی, فراسیلیکون, بافر خروجی
نویسندگان مقاله هادی شیروانی فیل آبادی |
دانشگاه کاشان

حسین کریمیان |
دانشگاه کاشان

نشانی اینترنتی https://scj.kashanu.ac.ir/article_111431_b4ff6c3eb321e6089df6ae459db4f714.pdf
فایل مقاله فایلی برای مقاله ذخیره نشده است
کد مقاله (doi)
زبان مقاله منتشر شده fa
موضوعات مقاله منتشر شده
نوع مقاله منتشر شده
برگشت به: صفحه اول پایگاه   |   نسخه مرتبط   |   نشریه مرتبط   |   فهرست نشریات